已知逻辑函数F1（A，B，C，D)=∑m（0，3，4，5，7，9，10，13，14，15)，F2（A，B，C，D)=∑m（2，3，5，6，7，8，9，12，1 3，15

逻辑式运算及变换：已知F₁(A，B，C，D)=∑m(0，1，2，5，6，7，8，9，11，13，15)，，求F₁、F₂的最大项表达式。

A．F1 =∑m(1,2,4,7)，F2=∑m(3,5,6,7)， 全加器

B．F1 =∑m(1,2,4,7)，F2=∑m（1,3,6,7），全减器

C．F1 =∑m(1,2,4,7)，F2=∑m(4,5,6,7)， 全加器

D．F1 =∑m(1,2,3,7)，F2=∑m（3,5,6,7），全减器

A．from M import f1,f2

B．from M import f1 and f2

C．from M import *

D．from M import f1 as f2

试用4选1数据选择器实现F列逻辑函数：

F₁=A+B

F₂(A，B，C)=∑m(0，2，4，7)

已知输出逻辑函数表达式为 F1(A，B，c)=∑m(2，5，6，7) F2(A，B，c)=∑m(1，2，3，4，5，6) 试画出：(1)由一般标准门电路构成的组合逻辑电路； (2)等效的FPLA器件的基本熔丝结构； (3)FPLA器件的映象逻辑图。

A．f1和f2都是静态函数

B．f1是静态函数,f2不是静态函数

C．f1不是静态函数,f2是静态函数

D．f1和f2都不是静态函数

由双4选1数据选择器74LS153实现两个逻辑函数：

F₁(A，B，C，D)=∑m(0，3，5，6，9，10，12，15)

F₂(A，B，C，D)=∑m(0，1，2，3，9，10，12，13，14，15)

画出设计后的逻辑图，并说明设计的过程。可使用其他逻辑门(与、或、非、异或)，但要尽量少用。

A、f1和f2都是静态函数

B、f1不是静态函数,f2是静态函数

C、f1是静态函数,f2不是静态函数

D、f1和f2都不是静态函数

简化函数，并用相应的逻辑器件实现该函数，画出逻辑电路图。

(1)用与非门实现函数F₁(A，B，C，D)=

(2)用与非门实现函数F₂(A，B，C，D)=∑m(0，1，6，14，15)+∑d(2，7，8，9，10)

(3)用或非门实现函数F₃(A，B，C，D)=∑m(0，1，2，7，8，9，10，15)

A．f1f2都是静态函数

B．f1是静态，f2不是

C．f1不是，f2是静态

D．f1f2都不是静态函数