已选：
设计一个用移位相加实现的乘法器，乘数与被乘数均为同步输入的4位无符号二进制数。要求：（1)确定乘法器算法，画出乘法器系统方案框图。（2)画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路。（3)用VerilogHDL语言描述系统的工作过程。
查看答案
设计一个可以控制计数功能的计数器，当X=0时，计数器以二进制数序列000、 001、010、011、 100、101、110、111计数并重复。当X=1时，计数器以格雷码序列000、001、 011、 010、 110、111、101、100计数并重复，要求：（1)画出计数器的状态图和ASM图;（2)用Verilog HDL语言描述系统的工作过程。
查看答案
试画出一个序列检测器电路的ASM图及状态图。该电路的功能是：当输入的串行数据为0101（从左到右)时，输出为1，否则输出为0。要求考虑序列重叠性，当输入为010101，相当于出现两个0101序列。
查看答案
相关内容
一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位
数字系统的ASM图如图题11.2.6所示,试设计系统的控制单元电路。
一个数字系统控制单元的状态图如图题11.2.5所示,试画出等效的ASM图(状态框是空的),并用D触发器
用一个触发器一个状态方法实现图题11.2.4所示的ASM图。
设计一个用移位相加实现的乘法器,乘数与被乘数均为同步输入的4位无符号二进制数。要求:(1)确定乘法器算法,画出乘法器系统方案框图。(2)画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路。(3)用VerilogHDL语言描述系统的工作过程。
设计一个可以控制计数功能的计数器,当X=0时,计数器以二进制数序列000、 001、010、011、 100、101、110、111计数并重复。当X=1时,计数器以格雷码序列000、001、 011、 010、 110、111、101、100计数并重复,要求:(1)画出计数器的状态图和ASM图;(2)用Verilog HDL语言描述系统的工作过程。
